語音去噪算法的SOPC設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩77頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、在語音信號處理過程中，會受到干擾噪聲的影響，語音處理系統(tǒng)的性能會急劇下降。針對此問題，語音去噪算法能夠盡可能從帶噪語音中提取純凈的語音，提高信噪比，研究語音去噪算法在語音信號研究領(lǐng)域有著重要的意義。
　　通過查閱大量相關(guān)國內(nèi)外文獻期刊，傳統(tǒng)的語音去噪方法如小波變換、濾波去噪算法等針對特定噪聲效果明顯且自適應(yīng)性差，并且大部分算法側(cè)重理論研究，耗時性大，未能在硬件平臺實現(xiàn)。所以本文提出了基于經(jīng)驗?zāi)B(tài)分解(Empirical Mode

2、Decomposition，EMD)和快速獨立分量(Fast IndependentComponent Correlation Algorithm，F(xiàn)astICA)兩種語音去噪算法的設(shè)計方案，并在FPGA平臺上編寫程序?qū)崿F(xiàn)。本文完成的主要工作為:
　　在算法仿真方面，首先在MATLAB開發(fā)環(huán)境下對EMD算法和FastICA算法進行仿真，采用TIMIT語音庫和Noise-92噪聲庫作為測試集，將純凈語音和噪聲信號以不同信噪比進行混合

3、，通過對混合信號的處理結(jié)果來驗證算法的正確性。
　　在算法實現(xiàn)方面，F(xiàn)astICA算法在Quartus開發(fā)環(huán)境下采用Verilog硬件描述語言實現(xiàn)，采用標(biāo)準(zhǔn)測試集，在modelsim環(huán)境下做時序仿真驗證。將其封裝成IP核，添加到SOPC架構(gòu)中。EMD算法在NIOSⅡ IDE環(huán)境下利用C語言編寫完成，針對一些耗時的步驟，采用浮點數(shù)定制指令集進行加速。
　　在系統(tǒng)實現(xiàn)方面，以NIOSⅡ處理器作為控制核心，以MIC接口采集語音數(shù)據(jù)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論