MPEG-4視頻編解碼協(xié)處理器設計.pdf

1、本論文是基于ARM協(xié)處理器指令的MPEG-4編解碼協(xié)處理器的設計。由于本設計將運用于面向消費市場的芯片上，工程應用價值是顯而易見的。本課題選題依據(jù)根據(jù)公司項目要求實施，該公司系列芯片將用于MP4播放器或視頻監(jiān)控等領域，對視頻處理提出較高的要求。當今的消費電子市場，如DV手機、MP4、電視手機等，視頻拍攝和視頻播放人多是基于軟件算法實現(xiàn)的，如果一直延用此種嵌入式CPU或DSP加軟件算法的方法進行視頻編解碼的話，但其性能越來越難以滿足大屏幕

2、尺寸與高清晰度的需求，無法滿足視頻發(fā)展潮流，而為獲得滿意的性能指標，必需設計專用的硬件電路，才能滿足新一代技術對計算量的巨人需求。本項目由此來源，根據(jù)公司的芯片總體規(guī)劃，將運動估計與DCT變換算法用硬件協(xié)處理器來處理，實現(xiàn)MPEG4編解碼的最重要的兩個步驟，解決了限制處理性能的關鍵制約因素，對整個芯片多媒體性能的提升有很大的促進作用。
　　 本論文主要包含兩個部分，即運動估計與DCT/IDCT協(xié)處理器設計，包括算法、結(jié)構(gòu)的軟硬件

3、協(xié)同設計。算法與軟件方面與軟件工程師協(xié)同完成，硬件結(jié)構(gòu)到電路綜合與后端實現(xiàn)設計則獨立完成。運動估計選用PMVFAST算法，結(jié)合閾值提前終止技術，DCT/IDCT采用Ioeffler算法，根據(jù)ARM協(xié)處理器指令與接口，確定出整個項目的結(jié)構(gòu)，其結(jié)構(gòu)為一獨立協(xié)處理器橋橋接處理單元模塊，模塊總共四個，運動估計與DCT即是其中之二，各處理模塊共享片內(nèi)RAM，以達到最小硬件開銷的目的。設計進行軟硬件協(xié)作，部分功能由軟件執(zhí)行，主要運算部分由硬件執(zhí)行，