基于ATE的SoC射頻測(cè)試技術(shù).pdf

1、無(wú)線通信因其巨大的潛在市場(chǎng)，已成為通信領(lǐng)域研究的熱點(diǎn)和眾多通信廠商競(jìng)逐的制高點(diǎn)。當(dāng)今的無(wú)線通信終端設(shè)備，其最核心的部分是SoC(System on Chip：片上系統(tǒng))芯片。在無(wú)線通信終端設(shè)備新產(chǎn)品的研發(fā)過(guò)程中，SoC芯片的測(cè)試工作對(duì)于新產(chǎn)品的及時(shí)上市、質(zhì)量保證及售后服務(wù)成本的影響是巨大的。SoC芯片的測(cè)試分為兩個(gè)階段：特征描述階段和量產(chǎn)階段。SoC芯片的測(cè)試采用的方式有兩種，第一種稱(chēng)為bench測(cè)試，即通過(guò)在實(shí)驗(yàn)室利用臺(tái)式儀表搭建測(cè)試

2、平臺(tái)進(jìn)行初步測(cè)試，適用于做芯片的特征描述。第二種稱(chēng)為ATE(Automatic Test Equipment：自動(dòng)測(cè)試設(shè)備)測(cè)試，即采用相關(guān)的ATE設(shè)備，開(kāi)發(fā)相對(duì)應(yīng)的測(cè)試程序進(jìn)行測(cè)試，此測(cè)試程序往往僅包含必要的系統(tǒng)級(jí)的測(cè)試項(xiàng)目，它主要用于芯片的量產(chǎn)測(cè)試。SoC芯片射頻部分的測(cè)試由于牽扯到射頻信號(hào)的完整性和電磁兼容以及基帶算法復(fù)雜多樣等問(wèn)題，往往成為SoC芯片測(cè)試的難點(diǎn)。
　　 本文研究工作的目的是，在現(xiàn)有可利用的軟硬件資源的條件

3、下，探索出一些無(wú)線通信SoC芯片射頻部分測(cè)試的具體可行的方法。本文首先論述SoC的RF部分測(cè)試現(xiàn)狀；其次，介紹SoC測(cè)試?yán)碚摵虯TE測(cè)試儀；接著，選用目前業(yè)界頻率最高的正交調(diào)制器，按照量產(chǎn)測(cè)試前期的要求，通過(guò)電磁仿真制作出測(cè)試用PCB，并用bench測(cè)試方法對(duì)仿真進(jìn)行了實(shí)際的驗(yàn)證，從而獲得了一些制作RF測(cè)試用PCB的方法；最后，以一款采用低中頻無(wú)線電架構(gòu)的藍(lán)牙SoC芯片的ATE測(cè)試為例，探討了在ATE上進(jìn)行量產(chǎn)測(cè)試的情況。具體開(kāi)展的研究

4、工作如下：
　　 第一，運(yùn)用Agilent公司的ADS2009軟件對(duì)主要的無(wú)線電架構(gòu)進(jìn)行性能仿真，得出了傳統(tǒng)的超外差式、零中頻及低中頻無(wú)線電架構(gòu)各自的技術(shù)特點(diǎn)，對(duì)比顯示，低中頻無(wú)線電架構(gòu)更符合現(xiàn)代SoC設(shè)計(jì)的要求。
　　 第二，選用實(shí)際芯片，以測(cè)試信號(hào)流為線索，用Cadence公司AllegroSPB16.0和Agilent公司ADS2009聯(lián)合仿真的方法，進(jìn)行測(cè)試用射頻PCB的電磁仿真。
　　 第三，根據(jù)電磁仿