跳頻信號信道化接收及其參數(shù)估計的研究與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、在當(dāng)今世界,隨著軍事對抗技術(shù)的高速發(fā)展,數(shù)據(jù)鏈在戰(zhàn)爭中的應(yīng)用越來越普遍。Link-16數(shù)據(jù)鏈作為目前國際上常見的數(shù)據(jù)鏈之一,應(yīng)用于美國海軍與北約組織,為海、陸、空平臺提供了安全抗干擾的作戰(zhàn)信息。Link-16的通道系統(tǒng)稱為聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)(JTIDS),它采用了包括MSK調(diào)制、RS編碼、交織編碼、循環(huán)移位鍵控、高速跳頻以及跳時等多種抗偵察、抗干擾措施。
  本文首先根據(jù)Link-16信號的特點,以基于多相濾波的信道化接收機(jī)為基

2、礎(chǔ),提出了一個信號頻點全覆蓋的信道化接收模型,然后使用能量累積法對該信道化各路輸出信號進(jìn)行檢測與識別,并通過仿真,驗證了該算法在不同信噪比下的檢測與識別性能滿足課題要求。
  其次研究了Link-16信號信道化接收模型以及脈沖參數(shù)測量的FPGA實現(xiàn)方法,對工程中各模塊的實現(xiàn)結(jié)構(gòu)進(jìn)行了詳細(xì)介紹,并利用RapidIO建立起FPGA與DSP的高速互連通道,成功將FPGA識別出的Link-16信號傳輸?shù)紻SP進(jìn)行后續(xù)處理。
  最后

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論