CaCu3Ti4O12材料的摻雜改性研究.pdf

1、隨著微電子器件日益小型化和集成化，高介電常數材料在微電子產業(yè)中有著廣泛的應用前景，特別是在大容量電器及動態(tài)隨機存儲器（DRAM）中有著重要的應用。近幾年，一種立方鈣鈦礦結構的CaCu3Ti4O12(CCTO)材料因其巨介電性能而受到研究人員的關注，其介電常數在室溫下可達104，并且溫度穩(wěn)定性好，是一種有潛在實用價值的新型巨介電常數材料。但是人們對其巨介電響應產生的機理至今還存在爭議，而且，較高的介電損耗也限制了其實用性。因此，尋找一種即

2、能提高CCTO材料的介電常數又能降低其介電損耗的有效方法是一個重要的研究課題。
　　由于CCTO介電性能隨制備工藝變化，且重復性較差，本文采用傳統的固相反應法合成單相的CCTO。通過改變球磨時間、預燒及燒結溫度等，考察了不同制備工藝條件對CCTO微觀結構及介電性能的影響，優(yōu)化工藝參數。
　　在改善介電性能方面，(1)通過MgO對CCTO進行替代摻雜及晶界摻雜，研究發(fā)現MgO摻雜有利于降低燒結溫度并且促進晶粒長大，其晶界摻雜不

3、僅能提高介電常數（相對于純的CCTO約一倍），并且能降低低頻下的漏導損耗，在一定程度上起到改善CCTO介電性能的作用。(2)通過Nb2O5對CCTO進行替代摻雜及晶界摻雜，發(fā)現Nb摻雜能有效抑制晶粒的長大，細化晶粒，其替代摻雜能提高CCTO介電常數約一個數量級，但同時介電損耗也相應的增加。
　　在Nb摻雜得到高的介電常數及較高介電損耗的CCTNO陶瓷的基礎上，擬通過對CCTNO陶瓷晶界摻雜不同劑量的納米SiO2粉，期望通過復合摻雜

4、的方式在保持其高介電常數的同時降低介電損耗特別是漏導損耗。研究表明，Si和Nb的復合摻雜不僅有利于降低燒結溫度，促進晶粒長大，而且能夠減少氣孔，增強陶瓷的致密度，摻雜后的陶瓷在中高頻的離子松弛極化等滯后損耗均有所減小，僅摻2wt％的SiO2時低頻下漏導損耗有所減小。另外，發(fā)現在SiO2摻雜量為2wt%時，CCTNO介電常數提高了近一倍，約為8×105，介電常數的增加歸因于晶界處CuO-SiO2液相及微量的玻璃相的作用。
　　以上所