高速通信用折疊內插模數轉換器的設計.pdf

1、隨著無線通信技術的不斷發(fā)展，高速模數轉換器(ADC)的設計與研究非常關鍵。綜合考慮集成工藝與數字信號處理技術，高速中等精度（8位左右）的ADC多采用折疊內插結構來實現。折疊內插結構由于模擬預處理電路的存在，減少了電路面積和比較器的數目，成為了高速低功耗設計的首選。本文對折疊內插模數轉換器進行了研究，設計了一個8位3.2GSPS高速ADC。
　　本文首先介紹了ADC的基本工作原理與性能指標，從功耗、面積、精度、速度等角度出發(fā)，對折疊

2、率、插值率、折疊放大器的數目進行了分配，最終確定了本文所需要設計的ADC系統結構。深入研究折疊內插ADC各個模塊對系統最終性能的影響，詳細分析了構成折疊內插ADC各個模塊的設計重點，比較了多種實現方法的優(yōu)缺點。在此基礎上，最終確定了本文所需要設計的ADC的電路結構。本文采用差分自舉型開關作為前級的采樣保持電路，為提高采樣保持電路的速度與精度，提出了全新的dummy管設計方法。利用低踢回噪聲比較器，去除了傳統結構設計中的緩沖級，大大降低了

3、系統的功耗。為降低高倍折疊帶來的系統信噪比的惡化，本文采用級聯與并聯相混合的折疊結構。梅比斯環(huán)內插電阻提高了電路的線性度。高位自校正編碼技術的應用大大降低了編碼電路的復雜度，提高了轉換的精度。
　　采用65nm CMOS工藝，對折疊內插模數轉換器進行了晶體管級設計，完成電路的版圖設計及電路后仿真。仿真結果表明本文所設計的ADC在3.2GSPS采樣速率下，輸入200MHz正弦信號，系統的有效位數(ENOB)為7.28位，差分非線性約