數(shù)字集成電路容忍軟錯(cuò)誤加固技術(shù)研究.pdf

1、由于超大規(guī)模集成電路的應(yīng)用深入到日常生活的各個(gè)領(lǐng)域,數(shù)字電路的可靠性顯得尤為重要。而微電子技術(shù)的不斷發(fā)展,工藝尺寸的持續(xù)降低,使集成電路對(duì)環(huán)境越來越敏感,由高能粒子引起的軟錯(cuò)誤不斷增加。軟錯(cuò)誤嚴(yán)重威脅了電路的正常工作,降低了系統(tǒng)的可靠性。本論文以提高數(shù)字集成電路可靠性為出發(fā)點(diǎn),針對(duì)軟錯(cuò)誤、容錯(cuò)設(shè)計(jì)、加固技術(shù)進(jìn)行了研究,主要工作如下:
　　1、介紹了影響電路可靠性的相關(guān)因素,掌握了軟錯(cuò)誤相關(guān)概念與本文相關(guān)的研究成果,對(duì)軟錯(cuò)誤的產(chǎn)生機(jī)

2、理、傳播特性和防護(hù)方法進(jìn)行了詳細(xì)分析。重點(diǎn)闡述了時(shí)序邏輯單元和組合邏輯單元的容忍軟錯(cuò)誤加固技術(shù),并分析了各個(gè)方法的優(yōu)缺點(diǎn)。深入學(xué)習(xí)了電路中軟錯(cuò)誤的表征與傳播特性,在現(xiàn)有軟錯(cuò)誤率的計(jì)算方法基礎(chǔ)上,建立了一種精確的軟錯(cuò)誤率計(jì)算模型。
　　2、選擇性加固是一種能夠在有效的成本下很大降低電路軟錯(cuò)誤率,使可靠性-開銷達(dá)到折中的軟錯(cuò)誤免疫方法,但現(xiàn)有方法通常會(huì)帶來較大的時(shí)序和面積開銷。為此引入電路路徑劃分的思想,提出了在電路時(shí)序松弛路徑來加固

3、電路的方案。該方案在不降低電路性能且面積開銷很小的情況下,達(dá)到電路容錯(cuò)性能的最大提高。針對(duì)可靠性、性能和面積開銷,提出了綜合評(píng)價(jià)指標(biāo) RAPP,本方案在加固30％、50%、70%和90%時(shí),和相關(guān)文獻(xiàn)相比,RAPP值都是最小的,達(dá)到了三者的最佳折中。
　　3、針對(duì)一些高可靠性應(yīng)用領(lǐng)域,如軍事、航空航天、生物工程以及醫(yī)藥等高端技術(shù)領(lǐng)域,要求系統(tǒng)有更高的可靠性,為此提出一種時(shí)序優(yōu)先的電路容錯(cuò)混合加固方案。該方案使用兩階段加固策略,綜合