基于FPGA的嵌入式以太網接口設計.pdf

1、計算機和通信技術的迅猛發(fā)展，刺激著各個領域的進步，特別是航空領域。少量的信息采集、記錄和顯示已經無法滿足機載數(shù)據(jù)采集系統(tǒng)的需求，正往大量實時信號的記錄、處理、存儲和傳輸方向發(fā)展。在機載采集系統(tǒng)上安裝著大量的傳感器，這些傳感器能采集飛機飛行過程的環(huán)境信息，包括飛行高度、氣流壓力、溫度、風向等。這些飛行環(huán)境經過傳感器輸出為數(shù)字電平，電平經過采樣、量化、編碼等步驟，以碼元的形式通過以太網實時傳輸送入計算機進行處理、分析、存儲和顯示。
　

2、　作為數(shù)據(jù)采集系統(tǒng)的核心，微處理器一般都提供以太網接口，當大量采集數(shù)據(jù)到來時，其處理任務和網絡傳輸之間的矛盾就越發(fā)突出。在本文，大量模擬信號的實時傳輸，需要處理器的不斷運轉，考慮到減少處理器的運算壓力、對采集系統(tǒng)FPGA資源的合理使用和飛行環(huán)境對機載設備體積、功耗等方面提出的嚴格要求，以嵌入式以太網為基礎，提出了基于FPGA的嵌入式以太網接口設計的方案。論文主要工作如下：
　　1、本文基于FPGA的高性價比、應用廣泛和可靈活編程的

3、特點，采用了軟硬件協(xié)同編程的方式完成設計。以Altera公司的CycloneIII系列為平臺，搭建了以軟核處理器NiosII為核心包含多種外設的可編程片上系統(tǒng)(SoPC)，其中最主要的外設是以太網的核心媒體接入控制器(MAC)。利用Altera公司的三速以太網(TSE)IP核，在FPGA內實現(xiàn)以太網MAC協(xié)議，并提供了標準介質獨立接口(MII)。該接口與擴展的物理(PHY)芯片相連，完成網絡傳輸?shù)牡讓釉O計。PHY芯片DP83640，該芯

4、片體積小、功耗低但功能強大，并提供了精簡介質獨立接口(RMII)。
　　2、網絡接口設計位于網絡通信的最底層，為了實現(xiàn)完整的以太網通信，在軟件設計中，完成了三速以太網MAC和DP83640的驅動設計，并系統(tǒng)的移植了輕量級TCP/IP協(xié)議?！狶wip，為了減少內存占用，本文是移植無操作系統(tǒng)Lwip，并根據(jù)協(xié)議棧實現(xiàn)了UDP的數(shù)據(jù)傳輸，并提供了上層應用程序調用的接口(API)。
　　基于FPGA的嵌入式以太網接口設計從機載數(shù)據(jù)