FPGA在儀器信號處理平臺中的應(yīng)用研究.pdf

1、隨著電子技術(shù)的發(fā)展，各種儀器測試系統(tǒng)的測量實時性及精度要求越來越高。因為傳統(tǒng)的測試儀器及系統(tǒng)的實時性差、體積大及對數(shù)字信號的處理能力有限，所以不滿足當今測試儀器系統(tǒng)的要求。鑒于FPGA具有并行計算特性且運算速度快，DSP可以實現(xiàn)許多復(fù)雜度較高的算法以及對外設(shè)控制簡單。結(jié)合兩者的優(yōu)勢，在儀器測試系統(tǒng)中采用FPGA+DSP架構(gòu)主流技術(shù)來滿足實時性、復(fù)雜算法及精度要求。
　　本課題以基于鑒相法的相位噪聲測試系統(tǒng)和圖像采集測試系統(tǒng)為基礎(chǔ)研

2、究FPGA在這兩個系統(tǒng)中的應(yīng)用。在這兩個測試系統(tǒng)中，為了滿足系統(tǒng)的實時性等需求，都是以新型的FPGA+DSP架構(gòu)為基礎(chǔ)的，本文主要工作是實現(xiàn)FPGA在這兩個測試系統(tǒng)中的功能。
　　在基于鑒相法的相位噪聲測試系統(tǒng)中主要完成的工作有：研究了相位噪聲測試方法中的鑒相法，并對其進行詳細的理論推導(dǎo)；在FPGA的控制下完成高速ADC采集板的工作模式配置及數(shù)據(jù)采集功能；在FPGA內(nèi)部完成高速數(shù)據(jù)的緩存處理，包括數(shù)據(jù)的FIFO緩存處理以及將數(shù)據(jù)存

3、儲至DDR3 SDRAM內(nèi)存條中供DSP在合適的時間讀取數(shù)據(jù)；從理論上研究了積分梳狀濾波器的原理，借助Matlab工具完成積分梳狀濾波器設(shè)計。根據(jù)積分梳狀濾波器結(jié)構(gòu)完成Verilog HDL代碼設(shè)計，并完成仿真實現(xiàn)，在積分梳狀濾波器后面加上一級FIR，進一步平滑濾波；對FPGA及DSP之間的Rapid IO通信接口完成包傳輸?shù)姆抡嬖O(shè)計。
　　在圖像采集測試系統(tǒng)中，F(xiàn)PGA充當著接口橋梁作用。在本測試系統(tǒng)中主要完成的工作有：詳細描述

4、了系統(tǒng)的框圖和功能以及對Camera Link和PAL接口進行詳細介紹；完成了Camera Link及PAL接口的原理圖設(shè)計；在FPGA內(nèi)完成Camera Link接口及編碼后的PAL信號數(shù)據(jù)傳輸模塊的設(shè)計，將數(shù)據(jù)送至DM6467T的視頻口。
　　在這兩個測試系統(tǒng)中，F(xiàn)PGA不僅能完成各種接口的時序控制，而且在FPGA內(nèi)部可以實現(xiàn)數(shù)字濾波及數(shù)據(jù)的緩存處理，大大提高了系統(tǒng)的實時性要求；豐富的引腳、各式各樣的接口及可編程的接口電壓大大