基于FPGA水下圖像像質(zhì)增強(qiáng)實(shí)時(shí)化研究.pdf

1、本課題來源于國(guó)家科技支撐計(jì)劃課題“海上遇險(xiǎn)目標(biāo)快速接近技術(shù)”，該課題其中的一項(xiàng)內(nèi)容就是對(duì)水下遇險(xiǎn)目標(biāo)進(jìn)行高清晰觀測(cè)。但水下環(huán)境復(fù)雜，水中不僅含有大量的懸浮顆粒，而且水體本身對(duì)光線又有吸收、散射和衰減作用，這使得水下拍攝的圖像并不清晰，對(duì)比度差，不利于對(duì)遇險(xiǎn)目標(biāo)的觀測(cè)。尤其在我國(guó)的渤海海域，海水的渾濁程度使得我們很難鑒定遇險(xiǎn)目標(biāo)的裂痕和損傷程度。所以，本課題的任務(wù)就是設(shè)計(jì)和實(shí)現(xiàn)一種圖像增強(qiáng)算法，降低雜質(zhì)或噪聲的影響，同時(shí)，還要保證算法處理

2、的實(shí)時(shí)性。
　　 水下圖像的直方圖都集中在較窄的灰度范圍內(nèi)，針對(duì)這一特點(diǎn)，本課題提出采用自動(dòng)色階算法處理水下圖像，并用Matlab軟件對(duì)算法編程實(shí)現(xiàn)。該算法的原理是將直方圖內(nèi)集中的部分拉伸到0～255整個(gè)灰度范圍。本課題處理的是高分辨率水下圖像，分辨率為1920×1080，為了滿足算法處理的實(shí)時(shí)性，即算法的處理速度需達(dá)到NTSC的幀頻標(biāo)準(zhǔn)30幀/秒，本課題選用FPGA（現(xiàn)場(chǎng)可編程門陣列）作為算法的硬件平臺(tái)。根據(jù)FPGA并行處理和

3、時(shí)序控制的特點(diǎn)，先將自動(dòng)色階算法劃分至可綜合的模塊，再用硬件描述語言Verilog HDL編程實(shí)現(xiàn)，最終下載到FPGA中運(yùn)行。
　　 經(jīng)實(shí)驗(yàn)驗(yàn)證，本課題設(shè)計(jì)的自動(dòng)色階算法能夠很好的增視水下圖像，圖像的對(duì)比度和亮度都得到了很大提高，而且能夠達(dá)到增視1米的指標(biāo)。此外，水下圖像經(jīng)基于FPGA圖像增強(qiáng)系統(tǒng)處理后的結(jié)果與Matlab編寫的算法處理結(jié)果一致，而且基于FPGA的圖像增強(qiáng)系統(tǒng)的處理速度達(dá)到了NTSC幀頻標(biāo)準(zhǔn)，這說明基于FPGA的