

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、延遲鎖相環(huán)是時鐘發(fā)生器電路的一個重要部分。相比于鎖相環(huán),延遲鎖相環(huán)內(nèi)用壓控延遲線代替壓控振蕩器,其時鐘抖動更低,系統(tǒng)更加穩(wěn)定,因而應(yīng)用前景更加廣泛。本文對延遲鎖相環(huán)電路的國內(nèi)外研究現(xiàn)狀進行了調(diào)研,并對其系統(tǒng)及各主要模塊的工作原理進行了深入研究和分析,在此基礎(chǔ)上設(shè)計了一種可以應(yīng)用于時鐘發(fā)生器的高頻率、低抖動性能的延遲鎖相環(huán)。
本文設(shè)計的延遲鎖相環(huán)主要部分為五個模塊:鑒相器、電荷泵、濾波器、壓控延遲線和偏置部分。鑒相器采用了動態(tài)D
2、觸發(fā)器,實現(xiàn)了低功耗,解決了鑒相器中存在的鑒相死區(qū)和工作速度慢的問題,并且針對于實際鎖定時輸出時鐘波形的毛刺現(xiàn)象,提出在鑒相器兩個輸入端加入反相器進行隔離,從而抑制了系統(tǒng)輸出時鐘的毛刺。電荷泵釆用折疊運放實現(xiàn)了充放電電流的良好匹配,有效減小了系統(tǒng)的抖動。壓控延遲線采用了自偏置結(jié)構(gòu)的差分可控電流源型延遲單元,抑制共模噪聲的同時減小了系統(tǒng)的抖動,此外還采用低壓差線性穩(wěn)壓器進行供電,減小了電源電壓波動對于延遲時間的影響以及系統(tǒng)的抖動。濾波器由
3、分壓電路產(chǎn)生初始電壓,該分壓電路由起始電路控制,也可以由外接的芯片開關(guān)控制,從而可以避免系統(tǒng)發(fā)生錯誤鎖定。
本文設(shè)計的延遲鎖相環(huán)基于SMIC0.18μm CMOS工藝進行設(shè)計,并通過Spectre仿真器對各個模塊電路以及系統(tǒng)電路進行仿真。實驗結(jié)果表明電源電壓為1.8V時,電路工作頻率范圍從500MHz到750MHz。當(dāng)輸出時鐘為500MHz時,均方根抖動0.576ps,峰峰抖動為7.331ps,功耗約為1.72mw;當(dāng)輸出時鐘
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于延遲鎖相環(huán)的時鐘發(fā)生器設(shè)計.pdf
- 應(yīng)用于時鐘發(fā)生器的通用鎖相環(huán)硬IP核設(shè)計.pdf
- CMOS鎖相環(huán)時鐘發(fā)生器的設(shè)計與研究.pdf
- 用于CMOS圖像傳感器內(nèi)時鐘發(fā)生器的鎖相環(huán)設(shè)計.pdf
- 基于數(shù)字鎖相環(huán)的低功耗時鐘發(fā)生器設(shè)計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的研究與設(shè)計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的噪聲分析與設(shè)計.pdf
- 基于usb2.0的電荷泵鎖相環(huán)時鐘發(fā)生器的設(shè)計
- FPGA內(nèi)嵌200MHz低噪聲鎖相環(huán)時鐘發(fā)生器.pdf
- 應(yīng)用于時間交織模數(shù)轉(zhuǎn)換器的延遲鎖定環(huán)時鐘發(fā)生器研究與設(shè)計.pdf
- 一種采用鎖相環(huán)技術(shù)的800MHz CMOS時鐘發(fā)生器設(shè)計.pdf
- 高速低噪聲鎖相時鐘發(fā)生器的設(shè)計.pdf
- 用于時鐘信號發(fā)生的鎖相環(huán)電路的設(shè)計.pdf
- 用于時鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計.pdf
- 應(yīng)用于DSP時鐘系統(tǒng)的電荷泵鎖相環(huán)設(shè)計.pdf
- 應(yīng)用于FPGA的鎖相環(huán)設(shè)計研究.pdf
- 一種應(yīng)用于TDC的延遲鎖相環(huán)電路設(shè)計.pdf
- 基于延遲鎖相環(huán)的時鐘電路設(shè)計.pdf
- 應(yīng)用于40Gb-s SerDes系統(tǒng)的鎖相環(huán)時鐘倍頻器設(shè)計.pdf
- 單片集成時鐘發(fā)生器的設(shè)計.pdf
評論
0/150
提交評論