單片開(kāi)關(guān)電源控制芯片中橫向高壓功率器件的研究與設(shè)計(jì).pdf

1、橫向高壓功率器件因其易與標(biāo)準(zhǔn)CMOS工藝集成的優(yōu)點(diǎn)，成為制作單片開(kāi)關(guān)電源控制芯片的首選，但相比于縱向器件，其導(dǎo)通電阻較高且版圖面積較大。為緩解上述問(wèn)題，本文基于 RESURF技術(shù)研究了一種具有多級(jí)浮空?qǐng)霭宓腡riple RESURF器件結(jié)構(gòu)，該結(jié)構(gòu)具有擊穿電壓高、導(dǎo)通電阻低、工藝復(fù)雜度低、可擴(kuò)展性能好等特點(diǎn)。
　　本文設(shè)計(jì)的Triple RESURF LDMOS采用的多級(jí)浮空?qǐng)霭褰Y(jié)構(gòu)，利用電容耦合效應(yīng)將源漏兩極的電勢(shì)差近似線(xiàn)性的疊

2、加在漂移區(qū)表面，提高器件表面擊穿電壓，且避免了阻性場(chǎng)板產(chǎn)生的高泄漏電流。而隔離式的Triple RESURF結(jié)構(gòu)，將處于N型漂移區(qū)內(nèi)部的P型深阱與源極P-body層相連通，不僅能有效降低器件的導(dǎo)通電阻，還可增加器件的可擴(kuò)展性。利用耐壓解析模型得到，在漂移區(qū)HVNW、DPW、BNW的結(jié)深比例為1:2:7，摻雜濃度比例為1:0.598:0.072時(shí)，器件具有最優(yōu)的關(guān)態(tài)擊穿電壓。利用二維仿真分析得到，當(dāng)每級(jí)場(chǎng)板長(zhǎng)度LFFP=4μm，襯底濃度N

3、psub=1×1014 cm-3，漂移區(qū)注入劑量DHVNW=2.6×1012 cm-2，DDPW=3.0×1012 cm-2，DBNW=1.0×1012 cm-2，漂移區(qū)長(zhǎng)度Ldrift=70μm時(shí)，LDMOS具有關(guān)態(tài)擊穿電壓793 V，比導(dǎo)通電阻128.5 mΩ.cm2的最優(yōu)化性能，較相同耐壓下常規(guī)偏移場(chǎng)板結(jié)構(gòu)的比導(dǎo)通電阻降低20％。解析結(jié)果與仿真結(jié)果具有良好的一致性。
　　本文設(shè)計(jì)的Triple RESURF JFET與LDM

4、OS的工藝兼容，且縮減的源極寬度使JFET具有較高的開(kāi)態(tài)擊穿電壓。二維仿真結(jié)果顯示，當(dāng)源極寬度為9.6μm，柵極DPW版圖間距為3.5μm時(shí)，JFET具有關(guān)態(tài)擊穿電壓774 V，開(kāi)態(tài)擊穿電壓600 V，夾斷電壓20 V至25 V的較優(yōu)性能。仿真結(jié)果最終通過(guò)了流片驗(yàn)證。
　　本文設(shè)計(jì)的具有LDMOS與JFET復(fù)合功率器件結(jié)構(gòu)的高壓?jiǎn)?dòng)電路，將JFET的夾斷電壓作為L(zhǎng)DMOS的柵極電壓，解決了常規(guī)電路中耗盡型LDMOS的靜態(tài)功耗高、J

5、FET的延遲時(shí)間長(zhǎng)的問(wèn)題，而基于Triple RESURF結(jié)構(gòu)的復(fù)合功率器件不僅不占用額外的版圖面積，還避免了兩種器件間的相互干擾。二維仿真結(jié)果顯示，在JFET柵極DPW的版圖間距為3.5μm，源極寬度為20μm，充電電容C1為1μF，目標(biāo)電壓為12.1 V時(shí)，復(fù)合功率器件的高壓?jiǎn)?dòng)電路延遲時(shí)間為20 ms，較相同條件下的JFET減小了50%；在漏極電壓為700 V，功耗電阻R1為2 MΩ時(shí)，靜態(tài)功耗為8.7 mW。仿真結(jié)果與流片結(jié)果具