基于FPGA的1553B總線控制器設(shè)計(jì).pdf

1、各種飛行設(shè)備的姿態(tài)控制系統(tǒng)如同人類的手腳一樣控制著飛行設(shè)備的姿態(tài)。姿態(tài)控制系統(tǒng)中控制計(jì)算機(jī)負(fù)責(zé)所有命令和數(shù)據(jù)的下發(fā),是整個系統(tǒng)的大腦。對于目前應(yīng)用廣泛的1553B總線協(xié)議,控制計(jì)算機(jī)不能滿足通信需求。本課題針對該問題設(shè)計(jì)了由控制計(jì)算機(jī)到RT終端的中繼器——1553B總線控制器,實(shí)現(xiàn)了由控制計(jì)算機(jī)到RT終端的可靠通信。設(shè)計(jì)中采用RS-422接口與彈載計(jì)算機(jī)進(jìn)行通信,利用FPGA內(nèi)部的IP核實(shí)現(xiàn)對1553B協(xié)議芯片的快速配置,在彈載計(jì)算機(jī)與

2、RT終端之間的數(shù)據(jù)通信進(jìn)行了可靠性設(shè)計(jì)。
　　針對控制計(jì)算機(jī)與RT終端間接口不匹配的問題,采用RS-422接口作為中轉(zhuǎn)接口。本文采用一種分頻時鐘的方法來控制串行數(shù)據(jù)的波特率。用這種方法控制串行數(shù)據(jù)讀取點(diǎn)時,讀取點(diǎn)接近每個數(shù)據(jù)位的中間位置,這樣能避免因?yàn)樾盘柕亩秳佣a(chǎn)生的錯誤,而且能避免因數(shù)據(jù)脈寬不準(zhǔn)確而產(chǎn)生的誤讀。
　　提出了利用FPGA內(nèi)部的IP核實(shí)現(xiàn)1553B協(xié)議芯片快速配置為BC功能的方法。1553B協(xié)議的實(shí)現(xiàn)采用了協(xié)

3、議芯片BU-61580。由于BU-61580可以工作在BC、RT和BM三種模式,在使用前首先要根據(jù)實(shí)際需要對其進(jìn)行配置,每種功能需要配置的寄存器多達(dá)幾十個,按照常用的配置方法,配置芯片的邏輯非常冗長。為了簡化邏輯設(shè)計(jì),對BU-61580進(jìn)行快捷配置,設(shè)計(jì)中應(yīng)用了FPGA內(nèi)部的IP核,將配置信息預(yù)先存儲在ROM中,每次上電先將配置信息寫入BU-61580中。這樣就大大縮短了軟件的長度,同時修改配置參數(shù)更加方便。
　　為了提高彈載計(jì)算

4、機(jī)與RT終端間數(shù)據(jù)通信的可靠性,對通信邏輯進(jìn)行了可靠性設(shè)計(jì)。設(shè)計(jì)中著重采用了避錯設(shè)計(jì)和查錯設(shè)計(jì)兩種設(shè)計(jì)方法。避錯設(shè)計(jì)貫穿程序編寫的始末,是程序設(shè)計(jì)必須遵守的基本原則。查錯設(shè)計(jì)則落實(shí)到了數(shù)據(jù)傳遞過程中的每個功能模塊,對數(shù)據(jù)傳輸?shù)母鱾€環(huán)節(jié)進(jìn)行層層把關(guān)。進(jìn)行了可靠性設(shè)計(jì)后,能夠全程監(jiān)視數(shù)據(jù)傳輸?shù)母鱾€環(huán)節(jié),保證了數(shù)據(jù)通信的萬無一失。
　　課題中的1553B總線控制器已通過各種試驗(yàn)的考驗(yàn),試驗(yàn)中未出現(xiàn)硬件的失效及邏輯功能的異常,證明對總線控