基于標準CMOS工藝的單柵非易失存儲器器件建模與關鍵電路研究.pdf

1、隨著射頻識別技術（RFID）的廣泛應用，RFID標簽芯片的需求量不斷增加。而非易失存儲器是標簽芯片的重要組成部分，它的功耗、制造工藝以及面積決定了標簽芯片的識別距離、成本及應用領域。因此，研究低功耗小面積且與標準CMOS工藝兼容的單柵非易失存儲器有益于提高標簽芯片的性能，推動物聯(lián)網技術的發(fā)展。
　　本文首先介紹標準CMOS工藝的單柵非易失存儲器的研究背景與研究現(xiàn)狀，提出所設計的單柵非易失存儲器的整體結構與端口定義，闡述其存儲機制，

2、并提出其設計指標。
　　然后詳細介紹存儲單元模型的建立以及存儲器外圍電路的設計過程。為了設計出性能良好的存儲單元結構，盡可能真實的模擬存儲器實際工作情況，本文建立了一種存儲單元宏模型。所建模型用HSPICE仿真，其仿真結果分別與測試結果和TCAD工藝模型的仿真結果進行對比，均具有良好的一致性。然后，為了盡可能的減小存儲器的面積，在保證其可靠性的基礎上，設計了一種結構緊湊的存儲陣列。接著，本文對非易失存儲器外圍電路中的關鍵模塊進行了

3、研究，設計了一種與標準CMOS工藝完全兼容的高效電荷泵結構，并消除了MOS管閾值電壓以及體效應對電荷泵的影響，提高了其轉換效率；設計了一種高可靠性低功耗的電壓切換電路，其功耗僅僅為傳統(tǒng)電壓切換電路的3.1％；設計了一種高速低功耗的靈敏放大器結構，其讀取延時為8.39ns，讀取功耗為167nW，與其他結構的靈敏放大器相比，其速度與功耗都具有一定優(yōu)勢。
　　最后，用SPECTRE對所設計的存儲器進行整體仿真，驗證其功能和性能。仿真結果