站內搜索 用時:66ms
  • <em>邏輯設計</em>基礎70

    <em>邏輯設計</em>基礎 邏輯設計基礎(70頁)

    2024/3/17,邏輯設計基礎,1,第10章VHDL入門,2024/3/17,邏輯設計基礎,2,§1VHDL背景,傳統(tǒng)數(shù)字電路設計方法不適合設計大規(guī)模的系統(tǒng)。工程師不容易理解原理圖設計的功能。眾多軟件公司開發(fā)研制了具有自己特色的電路硬件描述語言(HARDWAREDESCRIPTIONLANGUAGE,HDL),存在...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-01-05 / 3人氣

  • 數(shù)字<em>邏輯設計</em>及應用87

    數(shù)字<em>邏輯設計</em>及應用 數(shù)字邏輯設計及應用(87頁)

    1,數(shù)字邏輯設計及應用,任課教師姜書艷電子科技大學自動化工程學院(主樓)C2209房間JSHUYUESTCEDUCNHTTP//222197165195/WLXT/COURSEASPXCOURSEID0669,DIGITALLOGICDESIGNANDAPPLICATION數(shù)字邏輯設計及應用,2,WELLBEGUNISHALFDONEANEARLYBIRDCATCHESTHEWORM,DIGITALLO...

    下載價格:4 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-01-06 / 17人氣

  • FinFET混合<em>邏輯設計</em>.pdf67

    FinFET混合<em>邏輯設計</em>.pdf FinFET混合邏輯設計.pdf(67頁)

    在摩爾定律的框架下,晶體管的尺寸不斷的變小。隨著晶體管尺寸的不斷縮小,器件的漏電流不斷的增大,造成電路的漏功耗上升。傳統(tǒng)CMOS晶體管的平面結構正面臨前所未有的挑戰(zhàn)。此時,胡正明教授提出的3D結構的FINFET器件成為代替?zhèn)鹘y(tǒng)CMOS器件并延續(xù)摩爾定律的候選者之...

    下載價格:5 賞幣 / 發(fā)布人: 走心小迷妹 / 發(fā)布時間:2024-03-05 / 4人氣

  • <em>邏輯設計</em>期中考15

    <em>邏輯設計</em>期中考 邏輯設計期中考(15頁)

    邏輯設計期中考,通訊一甲江典蔚B09622054,考試內容,1使用VHDL設計一個可變式計數(shù)器電路2將電路加以模擬3將程式燒錄到IC執(zhí)行,程式內容,LIBRARYIEEE宣告使用的零件庫USEIEEESTD_LOGIC_1164ALL使用的零件包裝USEIEEESTD_LOGIC_ARITHALL使用的零件包裝USEIEEESTD_LOGIC_U...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-01-05 / 2人氣

  • fsss<em>邏輯設計</em>說明14

    fsss<em>邏輯設計</em>說明 fsss邏輯設計說明(14頁)

    點擊查看更多“fsss邏輯設計說明”精彩內容。

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-06 / 0人氣

  • 數(shù)字電路與<em>邏輯設計</em>試題8

    數(shù)字電路與<em>邏輯設計</em>試題 數(shù)字電路與邏輯設計試題(8頁)

    WEWILLCONTINUETOIMPROVETHECOMPANYSINTERNALCONTROLSYSTEMSTEADYIMPROVEMENTINABILITYTOMANAGECONTROLOPTIMIZEBUSINESSPROCESSESTOENSURESMOOTHPROCESSESRESPONSIBILITIESINPLACETOFURTHERSTRENGTHENINTERNALCONTROLSPLAYACONTROLPOSTINDEPENDENTOVERSIGHTROLEOFEVA...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-13 / 6人氣

  • 數(shù)字<em>邏輯設計</em>與應用小論文9

    數(shù)字<em>邏輯設計</em>與應用小論文 數(shù)字邏輯設計與應用小論文(9頁)

    數(shù)字邏輯設計與應用數(shù)字邏輯設計與應用小論文小論文光電信息學院光電信息學院葛騰飛葛騰飛29051010212905101021如果要用兩個74X148構成一個164優(yōu)先編碼器,則電路中應該有16個輸入,4個輸出。設16個輸入為REQ0_LREQ15_L輸出為RA0RA3,外加一組選輸出RGS。當REQ在07區(qū)...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-15 / 5人氣

  • 數(shù)字電路與<em>邏輯設計</em>考試大綱2

    數(shù)字電路與<em>邏輯設計</em>考試大綱 數(shù)字電路與邏輯設計考試大綱(2頁)

    1數(shù)字數(shù)字電路與路與邏輯設計邏輯設計考試大綱Ⅰ考試性質普通高等學校本科插班生招生考試是由??飘厴I(yè)生參加的選拔性考試。高等學校根據考生的成績,按已確定的招生計劃,德、智、體全面衡量,擇優(yōu)錄取。因此,本科插班生考試應有較高的信度、效度、必要的區(qū)分度和適...

    下載價格:3 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-08 / 2人氣

  • 第四講 <em>邏輯設計</em>技術(1)36

    第四講 <em>邏輯設計</em>技術(1) 第四講 邏輯設計技術(1)(36頁)

    第四講邏輯設計技術(1),1、前言,什么是邏輯設計技術通常也稱之為原理圖設計,是設計過程中的重要一環(huán)。但邏輯設計絕對不是“畫原理圖”。邏輯設計需要解決主要的硬件體系結構選擇。能否獨立進行邏輯設計是工程師是否稱職的重要標志。當然,獨立進行邏輯設計并非意...

    下載價格:4 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-01-06 / 16人氣

  • 數(shù)字電路與<em>邏輯設計</em>習題30

    數(shù)字電路與<em>邏輯設計</em>習題 數(shù)字電路與邏輯設計習題(30頁)

    1一、選擇題1以下表達式中符合邏輯運算法則的是D。ACCC2B1110C01DA112一位十六進制數(shù)可以用C位二進制數(shù)來表示。A1B2C4D163當邏輯函數(shù)有N個變量時,共有D個變量取值組合ANB2NCN2D2N4邏輯函數(shù)的表示方法中具有唯一性的是A。A真值表B表達式C邏輯圖D狀態(tài)圖5在一個8位...

    下載價格:8 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-13 / 7人氣

  • 數(shù)字電路與<em>邏輯設計</em>試卷12

    數(shù)字電路與<em>邏輯設計</em>試卷 數(shù)字電路與邏輯設計試卷(12頁)

    第1頁共12頁數(shù)字邏輯電路習題及參考答案一、單項選擇題1下列四個數(shù)中最大的數(shù)是BAAF16B0010100000108421BCDC101000002D198102將代碼100000118421BCD轉換成二進制數(shù)為(B)A010000112B010100112C100000112D00010011000123N個變量的邏輯函數(shù)應該有最小項(C)A2N個BN2...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-12 / 5人氣

  • 數(shù)字電路與<em>邏輯設計</em>試卷有答案13

    數(shù)字電路與<em>邏輯設計</em>試卷有答案 數(shù)字電路與邏輯設計試卷有答案(13頁)

    數(shù)字電路與邏輯設計(數(shù)字電路與邏輯設計(A卷)卷)班級班級學號學號姓名姓名成績成績一單項選擇題一單項選擇題(每題1分,共10分)1表示任意兩位無符號十進制數(shù)需要()二進制數(shù)。A6B7C8D92余3碼10001000對應的2421碼為()。A01010101B10000101C10111011D11101011...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-14 / 23人氣

  • 數(shù)字<em>邏輯設計</em>及應用課程教學大綱5

    數(shù)字<em>邏輯設計</em>及應用課程教學大綱 數(shù)字邏輯設計及應用課程教學大綱(5頁)

    數(shù)字邏輯設計及應用課程教學大綱課程編號53000540適用專業(yè)電子信息、電氣工程、自動控制及其他應用數(shù)字技術的相關專業(yè)學時數(shù)64學分數(shù)4開課學期第4學期先修課程大學物理、軟件技術基礎、電路分析基礎、模擬電路基礎執(zhí)筆者姜書艷編寫日期20119審核人(教學副院長)一、...

    下載價格:5 賞幣 / 發(fā)布人: 死為你守候 / 發(fā)布時間:2024-03-06 / 7人氣

  • 《數(shù)字電路與<em>邏輯設計</em>》a大綱  14編15

    《數(shù)字電路與<em>邏輯設計</em>》a大綱  14編 《數(shù)字電路與邏輯設計》a大綱 14編(15頁)

    數(shù)字電路與邏輯設計課程教學大綱課程英文名稱課程英文名稱DIGITALDIGITALCIRCUITSCIRCUITSLOGICLOGICDESIGNDESIGN課程代碼課程代碼121300103121300103課程性質課程性質學科學科基礎課基礎課適用專業(yè)電子信息工程適用專業(yè)電子信息工程、電子科學與技術(含魏源國際學...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-07 / 3人氣

  • FMC系列采集模塊及接口<em>邏輯設計</em>.pdf89

    FMC系列采集模塊及接口<em>邏輯設計</em>.pdf FMC系列采集模塊及接口邏輯設計.pdf(89頁)

    論文題目FMC系列采集模塊及接口邏輯設計學科專業(yè)測試計量技術及儀器學號201021070142作者姓名張博指導教師王志剛副教授DESIGNOFFMCSERIESDATAACQUISITIONMODULEINTERFACELOGICMASTERTHESISSUBMITTEDTOUNIVERSITYOFELECTRONICSCIENCETECHNOLOGYOFCHINAMAJMEASURINGTES...

    下載價格:5 賞幣 / 發(fā)布人: 一直在 / 發(fā)布時間:2024-03-09 / 3人氣

  • FPGA的時序<em>邏輯設計</em>及系統(tǒng)優(yōu)化.pdf80

    FPGA的時序<em>邏輯設計</em>及系統(tǒng)優(yōu)化.pdf FPGA的時序邏輯設計及系統(tǒng)優(yōu)化.pdf(80頁)

    107010810120602公開公開公開公開TN9585代號代號代號代號分類號分類號分類號分類號學號學號學號學號密級密級密級密級題題題題((((中中中中、、、、英文英文英文英文))))目目目目FPGA的時序邏輯的時序邏輯的時序邏輯的時序邏輯設計設計設計設計及及及及系統(tǒng)優(yōu)...

    下載價格:5 賞幣 / 發(fā)布人: 清潔的耳后 / 發(fā)布時間:2024-03-09 / 12人氣

  • 數(shù)字<em>邏輯設計</em>及應用復習題10

    數(shù)字<em>邏輯設計</em>及應用復習題 數(shù)字邏輯設計及應用復習題(10頁)

    系別班次學號姓名密封線以內答題無效第1頁一、填空題每空1分,共20分1、請完成如下的進制轉換22751010110112266816C16;2、F6A16246625100010010001100110001001018421BCD010101111001100101011000余3碼3、9910的8位(包括符號位)二進制原碼是11100011,8位二進制反...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-14 / 20人氣

  • 數(shù)字電路與<em>邏輯設計</em>試卷-(1)12

    數(shù)字電路與<em>邏輯設計</em>試卷-(1) 數(shù)字電路與邏輯設計試卷-(1)(12頁)

    第1頁共12頁數(shù)字邏輯電路習題及參考答案一、單項選擇題1下列四個數(shù)中最大的數(shù)是BAAF16B0010100000108421BCDC101000002D198102將代碼100000118421BCD轉換成二進制數(shù)為(B)A010000112B010100112C100000112D00010011000123N個變量的邏輯函數(shù)應該有最小項(C)A2N個BN2...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設計 / 發(fā)布時間:2024-03-08 / 21人氣

  • MDIO接口<em>邏輯設計</em>及其FPGA驗證.pdf46

    MDIO接口<em>邏輯設計</em>及其FPGA驗證.pdf MDIO接口邏輯設計及其FPGA驗證.pdf(46頁)

    隨著集成電路技術的飛速發(fā)展,芯片的規(guī)模越來越大,集成度越來越高,工作頻率越來越快,但是芯片的設計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當今芯片設計所面臨問題的最有效的解決方法。MDIO接口模塊為以太網接口芯片中MAC層對PHY器件的控制管理接口。隨著以...

    下載價格:5 賞幣 / 發(fā)布人: 點燃 / 發(fā)布時間:2024-03-10 / 15人氣

  • usb2.0phyip驗證系統(tǒng)<em>邏輯設計</em>與實現(xiàn)70

    usb2.0phyip驗證系統(tǒng)<em>邏輯設計</em>與實現(xiàn) usb2.0phyip驗證系統(tǒng)邏輯設計與實現(xiàn)(70頁)

    西安電子科技大學碩士學位論文USB20PHYIP驗證系統(tǒng)邏輯設計與實現(xiàn)姓名李慧申請學位級別碩士專業(yè)軟件工程(微電子)指導教師包軍林蘇偉軍20100101ABSTRACTABSTRACTASANEWGENERATIONOFSTANDARDBUSINTERFACES,UNIVERSALSERIALBUSUSBNOTONLYCANSIMULTANEOUSLYCONNECTUPTO...

    下載價格:5 賞幣 / 發(fā)布人: admin / 發(fā)布時間:2024-03-12 / 7人氣

關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯(lián)系我們

機械圖紙源碼,實習報告等文檔下載

備案號:浙ICP備20018660號